日本語タイトル#
低価格 FPGA 向けの堅牢なオープンソーススパイキングニューラルネットワークフレームワーク
英文タイトル#
A Robust, Open-Source Framework for Spiking Neural Networks on Low-End FPGAs
日本語要約#
従来のニューラルネットワークの計算能力の需要が著しく増加する中、スパイキングニューラルネットワーク（SNNs）は、ますます電力を消費するニューラルネットワークに対する潜在的な解決策として浮上しています。 SNNs は、算術の乗算および加算操作の代わりに、ニューロンから放出される 0/1 のスパイクに基づいて情報を時間的および空間的に伝播させることで、より効率的な計算能力を実現します。 この目的のために、Loihi、TrueNorth、SpiNNaker など、SNNs を加速およびシミュレーションするための多くのアーキテクチャが開発されてきました。 しかし、これらのチップは広範なコミュニティにとってはほとんどアクセスできません。 フィールドプログラマブルゲートアレイ（FPGAs）は、ニューロモルフィックと非ニューロモルフィックハードウェアの中間的な解決策として探求されてきましたが、多くの提案されたアーキテクチャは高価な高性能 FPGA を必要とするか、単一の SNN トポロジーをターゲットにしています。 本論文では、堅牢な SNN 加速アーキテクチャと Pytorch ベースの SNN モデルコンパイラからなるフレームワークを提案します。 任意の接続および / または完全接続の SNN を対象とし、FPGA アーキテクチャは、スパイクを伝播させるために SNN 全体にタイル状に配置されたシナプスアレイを特徴としています。 このアーキテクチャは低価格 FPGA を対象としており、非常に少ないリソース（6358 LUT、40.5 BRAM）しか必要としません。 このフレームワークは、低価格の Xilinx Artix-7 FPGA 上で 100 MHz で動作し、MNIST 数字の認識において競争力のある速度（0.52 ms/img）を達成します。 さらに、実験では、玩具問題において手動でコーディングされた任意の接続のスパイキングニューラルネットワークを正確にシミュレーションできることも示されています。 すべてのコードと設定手順は、https://github.com/im-afan/snn-fpga で入手できます。
英文要約#
As the demand for compute power in traditional neural networks has increased significantly, spiking neural networks (SNNs) have emerged as a potential solution to increasingly power-hungry neural networks. By operating on 0/1 spikes emitted by neurons instead of arithmetic multiply-and-accumulate operations, SNNs propagate information temporally and spatially, allowing for more efficient compute power. To this end, many architectures for accelerating and simulating SNNs have been developed, including Loihi, TrueNorth, and SpiNNaker. However, these chips are largely inaccessible to the wider community. Field programmable gate arrays (FPGAs) have been explored to serve as a middle ground between neuromorphic and non-neuromorphic hardware, but many proposed architectures require expensive high-end FPGAs or target a single SNN topology. This paper presents a framework consisting of a robust SNN acceleration architecture and a Pytorch-based SNN model compiler. Targeting any-to-any and/or fully connected SNNs, the FPGA architecture features a synaptic array that tiles across the SNN to propagate spikes. The architecture targets low-end FPGAs and requires very little (6358 LUT, 40.5 BRAM) resources. The framework, tested on a low-end Xilinx Artix-7 FPGA at 100 MHz, achieves competitive speed in recognizing MNIST digits (0.52 ms/img). Further experiments also show accurate simulation of hand coded any-to-any spiking neural networks on toy problems. All code and setup instructions are available at https://github.com/im-afan/snn-fpga.
PDF 取得#
抖音でスキャンしてさらに素晴らしいコンテンツを確認